Das privatrechtlich organisierte Schweizer Non-Profit-Forschungszentrum CSEM und der japanische Multi United Semiconductor Japan (USJC, vormals Mie Fujitsu Semiconductor Limited MIFS), haben die letzten fünf Jahre zusammengearbeitet, um ein System-on-Chip mit extrem niedrigem Energieverbrauch zu entwickeln, das in Smartphones, Tablets und anderen internetfähigen Geräten eingesetzt werden kann. Das Ergebnis soll in Sachen Low Power vermutlich die weltweit beste Performance liefern, heisst es in einer Aussendung dazu.
Bei Systems-on-Chip handelt es sich um integrierte Schaltkreise, welche die Hauptkomponenten eines Computers – zum Beispiel den Speicher, die Sensoren und den Prozessor – auf einem einzigen Chip vereinen. Ohne sie gäbe es praktisch keine Smartphones, medizinischen Implantate oder vernetzten Geräte.
Die Hersteller versuchen stets, den Strombedarf ihrer Chips noch weiter zu senken und diese so zu gestalten, dass sie noch kompakter und langlebiger werden und immer mehr Funktionen übernehmen können. "Dadurch kann beispielsweise der Stromverbrauch von einer Gerätegeneration zur nächsten konstant gehalten werden, wie dies bei unseren Smartphones der Fall ist, die heute zwar 100-mal mehr Funktionen haben als vor zehn Jahren, aber immer noch gleich gross sind. Oder ein Gerät kann anders betrieben werden, zum Beispiel mithilfe einer kleinen Solarzelle", erklärt Stéphane Emery, Leiter des System-on-Chip-Teams beim CSEM.
Vor fünf Jahren wandte sich USJC an das CSEM. Das High-Tech-Unternehmen wollte einen Chip entwickeln, der zum einen alle für seine unternehmenseigene "Deeply Depleted Channel"-Technologie (DDC) erforderlichen Komponenten enthält, und zum anderen möglichst wenig Strom verbraucht. Der Vorteil von DDC-Systemen ist, dass sie – unter anderem dank Minimierung der Transistorenvariabilität – für den Betrieb bei sehr niedrigen Spannungen (Near-Threshold oder Sub-Threshold) optimiert sind. Die Schweizer Ingenieure wirkten an der Gestaltung und Montage der Schaltkreiselemente mit und halfen, eine Lösung zu finden, mit welcher der Stromverbrauch auf ein Minimum gesenkt werden konnte.
Das CSEM und USJC haben zusammen die gesamte Systemhierarchie des Chips entworfen: die Basiskomponenten, die Speicherelemente zur Speicherung der Daten bei äusserst niedriger Spannung sowie die Funktionsblöcke, das heisst, einen Prozessor (Risc-V), ein Bluetooth-Funkmodul für die drahtlose Verbindung sowie Konverter zur Umwandlung der realen, analogen Signale in digitale Werte.
Der vom CSEM-Team entworfene Prozessor verwendet zudem eine spezielle Technik: das sogenannte Adaptive Body Biasing (ABB). Dank dieser Technik kann das System in allen Betriebsarten (aktiv, Standby oder ausgeschaltet) optimal arbeiten, sodass die Verlustleistung minimiert wird, wenn der Prozessor ruht, dieser aber die bestmögliche Leistung erbringen kann, sobald er läuft. "Bei vielen Anwendungen befindet sich der Prozessor sehr oft im Ruhezustand und wartet beispielsweise auf ein externes Ereignis, um den Betrieb aufzunehmen und die Daten zu verarbeiten", erklärt Stéphane Emery. "In diesem Fall wird mit ABB eine maximale Reduzierung der Verlustleistung erreicht. Sobald der Prozessor dann den Betrieb aufnimmt, wird seine Leistung optimiert."
Yoshie Keizaburo, Senior Vice President bei USJC, ergänzt: "Indem die Teams das Weltklasse-Know-how des CSEM im Bereich des Ultra-Low-Power-Designs mit der DDC-Technologie von USJC kombinierten, konnten sie eine Performance erreichen, die für Wearables und das IoT ideal ist."
